Simulink Verification and Validation

Analysieren der Modellabdeckung

Durch Simulink Verification and Validation werden Modellabdeckungsberichte erstellt, um auf noch nicht getestete Elemente im Design, wie z. B. logische Bedingungen, Switches, Interpolationsintervalle in Lookup-Tabellen und Subsysteme, hinzuweisen. In diesen Berichten, die als HTML-Dokumente ausgegeben werden, wird die dem Industriestandard entsprechende Metrik zur strukturellen Abdeckung verwendet. Aus diesen Berichten gehen auch die Abdeckungsinformationen über das Modell hervor, so dass Sie das Modell nach Komponenten mit fehlender Abdeckung durchsuchen und dann zu den damit verbundenen Anforderungen navigieren können. Sie können auf diese Weise entscheiden, ob die Anforderungen, Testfälle oder Design möglicherweise geändert werden müssen, um Ihre Abdeckungsziele zu erreichen.

Model coverage report for a group of test cases run in simulation.
Modellabdeckungsbericht über eine Gruppe von simulierten Testfällen.

Simulink Verification and Validation stellt Ihnen folgende acht Analysemetriken für die Modellabdeckung zur Verfügung:

Durch zyklomatische Komplexität wird die strukturelle Komplexität eines Modells gemessen welche in etwa dem McCabe-Komplexitätswert für den aus dem Modell generierten Code entspricht.

Mithilfe der Entscheidungsüberdeckung werden die Entscheidungspunkte im Modell, wie z. B. Simulink Switch-Blöcke und Stateflow-Zustände, untersucht.

Über die Bedingungsüberdeckung werden die Blöcke untersucht, die die logische Kombination der Eingaben, wie z. B. der Logic Block- oder Stateflow-Transitionen, ausgeben.

Modified Condition/Decision Coverage (MC/DC) analysiert sicherheitskritische Software, wie durch RTCA DO-178B definiert, und entscheidet, ob die logischen Eingaben unabhängig voneinander die Ausgabe geändert haben.

Durch die Lookup-Tabellenüberdeckung (LUT) wird die Verwendungshäufigkeit für die einzelnen Interpolationsintervalle aufgezeichnet. (Ein Testfall hat volle Abdeckung, wenn dadurch jedes Interpolations- und Extrapolationsintervall mindestens einmal ausgeführt wird.)

Über die Signalbereichsüberdeckung werden die Minimal- und Maximalwerte angezeigt, die während der Simulation für jeden Blockausgang und für alle Stateflow-Datenobjekte berechnet wurden.

Mithilfe von Signalgrößenüberdeckung wird für alle „variable-size“-Signale im Modell die minimale, maximale und zugewiesene Größe aufgezeichnet. In diesen Bericht werden nur Blöcke mit „variable-size“-Ausgangssignalen mit einbezogen.

Simulink Design Verifier-Abdeckung zeichnet die Modellabdeckungsdaten für die Blöcke und Funktionen des Simulink Design Verifier auf.

Probieren Sie Simulink Verification and Validation

Testsoftware anfordern

Best Practices for DO-178 Compliant Software using Model-Based Design

Webinar anzeigen