HDL Coder

Neue Eigenschaften

R2014a (Version 3.4)

Veröffentlicht: 6 Mrz 2014

Version 3.4 aus Release 2014a enthält die folgenden Erweiterungen:

  • Codeerzeugung für Aufzählungsdatentypen
  • ZC706-Target zur IP Core Generation und Integration in ein Xilinx EDK-Projekt
  • Automatische iterative Taktfrequenzoptimierung
  • Codeerzeugung für HDL-optimierte FFT und HDL-optimierte IFFT Blöcke
  • HDL-Blockbibliothek in Simulink

Ausführliche Details hierzu finden Sie in den Release Notes.

Aktualisieren Sie Ihre Software jetzt!

Ältere Releases

R2013b (Version 2.5) - 5 Sep 2013

Version 2.5 aus Release 2013b enthält die folgenden Verbesserungen:

  • Unterstützung für Modellreferenzen und inkrementeller Codegenerierung
  • Codegenerierung für benutzerdefinierte Systemobjekte
  • RAM-Interferenz in bedingtem MATLAB-Code
  • Codegenerierung für Subsysteme, die Altera DSP Builder-Blöcken enthalten
  • IP-Core-Integration in Xilinx EDK-Projekt für ZC702 und ZedBoard

Ausführliche Details hierzu finden Sie in den Release Notes.

R2013a (Version 3.2) - 7 Mrz 2013

Version 3.2 aus Release 2013a enthält die folgenden Verbesserungen:

  • Statische Bereichsanalyse für Gleitkomma- zu Festkomma-Konvertierung
  • Vom Anwender spezifiziertes Pipeline-Einfügen für MATLAB-Variablen
  • Gemeinsame Ressourcennutzung und Streaming ohne Übertakten
  • Generieren von spezifischem IP-Core mit AXI4-Schnittstelle

Ausführliche Details hierzu finden Sie in den Release Notes.

R2012b (Version 3.1) - 11 Sep 2012

Siehe Highlights und Bildschirmaufnahmen.

Version 3.1 aus Release 2012b enthält die folgenden Verbesserungen:

  • Eingabeparameter-Konstanten und Strukturen bei Gleitkomma- zu Festkomma-Konvertierung
  • RAM, Biquad-Filter und Demodulator-System Objects
  • Generieren von MATLAB-Funktionsblock im MATLAB-zu-HDL-Workflow
  • HDL-Code-Generierung für Reed-Solomon-Encoder und Decoder, CRC-Detector und Mehrkanal Discrete FIR-Filter
  • Entwicklung für spezifische angepasste FPGA-Geräte
  • Optimierungen für MATLAB-Funktionsblöcke und Blackboxes

Ausführliche Details hierzu finden Sie in den Release Notes.

R2012a (Version 3.0) - 1 Mrz 2012

Siehe Highlights und Bildschirmaufnahmen.

Version 3.0 aus Release 2012a enthält die folgenden Verbesserungen:

  • Automatisierte Festkomma-HDL-Code-Generierung aus MATLAB-Code und System Objects
  • Code-Generierung aus Subsystemen, die Xilinx® System Generator-Blöcke enthalten
  • Einsatzfertiger Workflow für Altera®-Geräte
  • Instanziierung von Xilinx- und Altera-Gleitkomma-IP
  • Codegenerierung aus jeder beliebigen Hierarchieebene mit vom Anwender steuerbarem Nivellieren
  • Codegenerierung für programmierbare Koeffizienten- und Multi-Taktgeber-Filtern
  • Codegenerierung für HDL CRC Generator-, Bus Creator- und Bus Selector-Blöcke

Ausführliche Details hierzu finden Sie in den Release Notes.