HDL Coder

Generieren von Verilog- und VHDL-Programmcode für FPGA- und ASIC Entwicklungen

HDL Coder™ generiert plattformunabhängigen, synthetisierbaren Verilog®- und VHDL®-Programmcode aus MATLAB®-Funktionen, Simulink®-Modellen und Stateflow®-Diagrammen. Der generierte HDL-Code kann für FPGA-Programmierung oder ASIC-Prototyping und Entwicklung eingesetzt werden.

HDL Coder bietet einen Workflow Advisor, der die Programmierung von Xilinx®- und Altera®-FPGAs automatisiert. Sie haben die Kontrolle über die HDL-Architektur und Implementierung, können kritische Pfade hervorheben und Hardwareressourcennutzungs-Schätzungen erstellen. HDL Coder bietet Rückverfolgbarkeit zwischen Ihrem Simulink-Modell und dem generierten Verilog- und VHDL-Code und ermöglicht die Code-Verifizierung für Anwendungen hoher Integrität, die DO-254 und anderen Standards entsprechen müssen.

MATLAB für FPGA Design und ASIC Prototyping

Webinar anzeigen

Probieren Sie HDL Coder

Testsoftware anfordern