HDL Coder

HDL-Codegenerierung

Mit HDL Coder können Sie synthetisierbaren HDL-Code für FPGA- und ASIC-Implementierungen in nur wenigen Schritten generieren:

  • Modellieren Ihrer Entwicklung mithilfe einer Kombination von MATLAB-Code, Simulink-Blöcken und Stateflow-Diagrammen.
  • Optimieren von Modellen, um Area-Speed-Entwicklungsziele zu erfüllen.
  • Generieren von HDL-Code mithilfe des integrierten HDL Workflow Advisor für MATLAB und Simulink.
  • Verifizieren des generierten Programmcodes mit HDL Verifier™.

Generierung von HDL-Code aus MATLAB

Der HDL Workflow Advisor in HDL Coder konvertiert MATLAB-Code automatisch von Gleitkomma- zu Festkomma-Code und generiert synthetisierbaren VHDL- und Verilog-Code. Dadurch können Sie Ihren Algorithmus auf einer hohen Ebene mithilfe abstrakter MATLAB-Konstrukte und System Objects modellieren, während gleichzeitig Optionen für die Generierung von HDL-Code bereitgestellt werden, die für die Hardware-Implementierung optimiert sind. HDL Coder bietet eine Bibliothek sofort einsatzbereiter logischer Elemente wie z. B. Zähler und Zeitschaltungen, die in MATLAB programmiert werden.

Generierung von HDL-Code aus Simulink

Der HDL Workflow Advisor generiert VHDL- und Verilog-Code aus Simulink und Stateflow. Mit Simulink können Sie Ihren Algorithmus mithilfe einer Bibliothek mit mehr als 200 Blöcken (einschließlich Stateflow-Diagrammen) modellieren. Diese Bibliothek bietet komplexe Funktionen wie den Viterbi-Decoder, FFT-, CIC- und FIR-Filter für die Modellierung der Signalverarbeitungs- und Kommunikationssysteme sowie das Generieren von HDL-Code.

HDL Coder Workflow Advisor for Simulink.

HDL Coder-Workflow Advisor für Simulink. Sie können HDL-Code generieren, um Xilinx- und Altera-FPGAs zu programmieren, indem Sie eine direkte Verbindung mit Xilinx ISE und Altera Quartus II herstellen.

Weiter: HDL-Code-Optimierung

Probieren Sie HDL Coder

Testsoftware anfordern

MATLAB für FPGA Design und ASIC Prototyping

Webinar anzeigen